미세공정 중심이던 반도체 경쟁 축이 AI 확산과 무어의 법칙 한계 속에서 첨단 패키징으로 빠르게 이동하고 있다. 칩 간 연결과 시스템 최적화 능력이 차세대 경쟁력으로 부상하면서 중국과 한국 기업들의 전략 변화에도 관심이 쏠린다.
하이라이트
- 화웨이는 6월 25일 상하이 학회에서 'Tau Scaling Law' 설계 원칙을 공개하며 2031년까지 1.4나노미터 공정 수준 집적도 달성을 목표로 제시했다.
- ASML 장비 확보 제한으로 화웨이는 6년간 381개 칩을 설계·양산하며 첨단 패키징, 시스템 최적화 중심 반도체 전략을 강화 중이다.
- AI 반도체 수요 확대로 패널 레벨 패키징(PLP) 등 후공정 기술의 전략적 가치가 상승하며 삼성전자는 메모리·파운드리·패키징 융합 이점이 부각된다.
화웨이의 설계 전환과 패키징 부상
매일경제 보도에 따르면 화웨이는 25일 중국 상하이에서 열린 '2026 International Symposium on Circuits and Systems'에서 새로운 반도체 설계 원칙인 'Tau Scaling Law'를 공개했다. 허팅보 화웨이 반도체 사업부문장은 기존처럼 트랜지스터를 더 미세하게 줄이는 대신 칩과 시스템 사이에서 전기 신호가 이동하는 시간을 줄여 성능을 끌어올리겠다고 밝혔다.
화웨이는 회로 배선을 줄여 성능을 높이는 로직 폴딩 기술을 바탕으로 2031년까지 1.4나노미터 공정에 준하는 트랜지스터 집적도를 달성한다는 목표를 제시한다. 이 접근법으로 지난 6년간 총 381개의 칩을 설계하고 양산했다고 설명한다.
이 같은 움직임은 U.S. 제재로 ASML의 극자외선 노광장비를 확보하지 못하는 중국이 선단 공정 정면 돌파 대신 설계, 패키징, 시스템 최적화를 통한 우회 전략을 택하는 신호로 해석된다. 업계에서는 AI 확산으로 더 크고 복잡한 패키지 수요가 급증하면서 반도체 주도권이 여러 칩을 얼마나 효율적으로 결합하고 구동하느냐로 이동하고 있다고 본다.
삼성전자에 열리는 후공정 기회
초기 반도체 경쟁은 더 작은 회로를 구현하는 미세공정 레이스였고, TSMC는 Apple, NVIDIA, AMD 같은 글로벌 고객을 확보하며 우위를 굳힌다. 삼성전자도 3나노미터 GAA 공정으로 추격했지만 고객 확보와 수율 안정화에서는 격차를 충분히 좁히지 못한다.최근에는 AI 시대 반도체 수요를 미세공정 경쟁만으로 충족하기 어렵다는 인식이 커지면서 후공정 첨단 패키징이 2차 경쟁 무대로 부상한다. 완성된 칩을 얼마나 효율적으로 적층하고 연결하느냐가 중요해지면서 후공정의 전략적 가치도 함께 높아진다.
이 가운데 패널 레벨 패키징, PLP는 웨이퍼 레벨 패키징, WLP의 다음 대안으로 거론된다. WLP가 원형 웨이퍼에서 패키징을 수행하는 반면 PLP는 사각 패널 위에서 여러 패키지를 동시에 생산해 면적 활용도를 높일 수 있다. 특히 HBM을 포함한 복수 칩을 함께 붙여야 하는 AI 반도체처럼 패키지 크기가 커지는 제품에서는 사용 가능한 면적이 넓고 재료 손실을 줄일 수 있다는 점이 강점으로 꼽힌다.
이런 변화는 삼성전자에 기회가 될 수 있다. 메모리, 파운드리, 패키징을 함께 제공할 수 있는 종합 역량의 중요성이 커지는 만큼 삼성전자는 설계, 제조, 패키징을 고객 수요에 맞춰 결합해 AI 반도체 시스템 전반을 최적화할 수 있는 위치에 있다는 평가가 나온다.
우리 매체는 앞서 반도체 슈퍼사이클을 배경으로 2026년 한국 수출이 크게 증가해 사상 최대치를 기록할 수 있다는 전망을 전했습니다. 특히 AI 투자 확대가 반도체·정보통신기기 수출 증가를 견인하는 한편, 고유가와 고환율이 물가 불안과 금융시장 변동성을 키울 수 있어 하반기 리스크 관리가 중요하다는 점도 짚었습니다.
최신 ASML 뉴스
- Forex
- Crypto